模擬集成電路（Analog Integrated Circuits，簡稱模擬IC）設(shè)計是電子工程領(lǐng)域的核心課程之一，其設(shè)計原理涉及半導(dǎo)體物理、電路理論、信號處理和工藝技術(shù)等多學(xué)科知識。本文針對模擬集成電路設(shè)計中的典型習(xí)題進(jìn)行講解，幫助讀者深入理解關(guān)鍵概念和設(shè)計方法。

一、差分放大器設(shè)計習(xí)題

問題：設(shè)計一個差分放大器，要求差模增益為100，共模抑制比（CMRR）大于80dB，電源電壓為±5V。請確定晶體管尺寸和偏置電路。

解析：差分放大器是模擬IC中的基本模塊。差模增益Ad≈gm*Rc，其中g(shù)m為跨導(dǎo)，Rc為負(fù)載電阻。設(shè)Ad=100，可推導(dǎo)出gm與Rc的關(guān)系。CMRR取決于電流源的輸出阻抗和晶體管匹配性。為實現(xiàn)CMRR>80dB，需采用高輸出阻抗的電流源（如共源共柵結(jié)構(gòu)）并確保晶體管尺寸匹配。根據(jù)電源電壓±5V，偏置電路應(yīng)設(shè)置靜態(tài)工作點，使晶體管處于飽和區(qū)。例如，使用電流鏡提供尾電流，并計算W/L比以滿足gm需求。建議仿真驗證直流工作點和交流性能。

二、運算放大器穩(wěn)定性分析習(xí)題

問題：一個兩級運算放大器在閉環(huán)增益為10時出現(xiàn)振蕩，如何通過補償電容改善穩(wěn)定性？

解析：振蕩通常由相位裕度不足引起。兩級運放的主極點位于第一級輸出，次極點在第二級輸出。補償電容Cc可引入一個左半平面零點并降低次極點頻率，從而提高相位裕度。根據(jù)米勒效應(yīng)，將Cc連接在第二級輸入和輸出之間，等效電容增大約為AvCc（Av為第二級增益）。通過計算開環(huán)傳遞函數(shù)，調(diào)整Cc值使相位裕度大于45°。習(xí)題中可假設(shè)第一級跨導(dǎo)gm1=1mA/V，第二級gm2=2mA/V，負(fù)載電容CL=5pF，計算Cc的近似值（例如Cc≈2.2CL/gm2*R1，其中R1為第一級輸出電阻）。用波特圖驗證補償效果。

三、帶隙基準(zhǔn)源設(shè)計習(xí)題

問題：設(shè)計一個帶隙基準(zhǔn)電路，輸出1.2V電壓，溫度系數(shù)低于20ppm/°C。說明原理并計算電阻比例。

解析：帶隙基準(zhǔn)利用雙極性晶體管的VBE負(fù)溫度系數(shù)和ΔVBE正溫度系數(shù)相互補償。輸出Vref=VBE+KΔVBE，其中K為電阻比例因子。標(biāo)準(zhǔn)帶隙電壓約1.2V，對應(yīng)硅的帶隙電壓。設(shè)VBE=0.7V（在27°C），ΔVBE=VTln(N)，VT為熱電壓，N為發(fā)射區(qū)面積比。通過調(diào)整電阻比R2/R1，使K*ΔVBE補償VBE的變化。溫度系數(shù)計算需對Vref求導(dǎo)，令其接近零。例如，假設(shè)N=8，VT=26mV，則ΔVBE≈54mV，解得K≈9.3（即R2/R1比例）。實際設(shè)計中需考慮工藝偏差，建議用仿真優(yōu)化電阻值。

模擬集成電路設(shè)計習(xí)題需結(jié)合理論分析和實踐考慮。通過以上例題，讀者應(yīng)掌握差分放大器的增益與CMRR優(yōu)化、運放的頻率補償方法以及帶隙基準(zhǔn)的溫度補償原理。多做習(xí)題并借助仿真工具（如SPICE）可深化理解，為實際芯片設(shè)計打下基礎(chǔ)。